Timing Report

Need help reading this report?

Design Name main
Device, Speed (SpeedFile Version) XC9572XL, -10 (3.0)
Date Created Sat Apr 04 18:55:47 2009
Created By Timing Report Generator: version K.39
Copyright Copyright (c) 1995-2008 Xilinx, Inc. All rights reserved.

Summary

Notes and Warnings
Note: This design contains no timing constraints.
Note: A default set of constraints using a delay of 0.000ns will be used for analysis.

Performance Summary
Min. Clock Period 28.700 ns.
Max. Clock Frequency (fSYSTEM) 34.843 MHz.
Limited by Cycle Time for CLK_FAST
Clock to Setup (tCYC) 28.700 ns.
Setup to Clock at the Pad (tSU) 12.000 ns.
Clock Pad to Output Pad Delay (tCO) 63.100 ns.

Timing Constraints

Constraint Name Requirement (ns) Delay (ns) Paths Paths Failing
TS1000 0.0 0.0 0 0
AUTO_TS_F2F 0.0 28.7 303 303
AUTO_TS_P2P 0.0 63.1 13 13
AUTO_TS_P2F 0.0 13.8 5 5
AUTO_TS_F2P 0.0 61.3 34 34


Constraint: TS1000

Description: PERIOD:PERIOD_CLK_FAST:0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)


Constraint: AUTO_TS_F2F

Description: MAXDELAY:FROM:FFS(*):TO:FFS(*):0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)
XLXI_16/Q<0>.Q to LED<0>.D 0.000 28.700 -28.700
XLXI_16/Q<0>.Q to LED<1>.D 0.000 28.700 -28.700
XLXI_16/Q<0>.Q to LED<2>.D 0.000 28.700 -28.700


Constraint: AUTO_TS_P2P

Description: MAXDELAY:FROM:PADS(*):TO:PADS(*):0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)
CLK_FAST to A 0.000 63.100 -63.100
CLK_FAST to D 0.000 63.100 -63.100
CLK_FAST to B 0.000 49.900 -49.900


Constraint: AUTO_TS_P2F

Description: MAXDELAY:FROM:PADS(*):TO:FFS(*):0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)
TASTER_RES to LED<0>.D 0.000 13.800 -13.800
TASTER_RES to LED<1>.D 0.000 13.800 -13.800
TASTER_RES to LED<2>.D 0.000 13.800 -13.800


Constraint: AUTO_TS_F2P

Description: MAXDELAY:FROM:FFS(*):TO:PADS(*):0.000 nS
Path Requirement (ns) Delay (ns) Slack (ns)
cnt_low0.Q to A 0.000 61.300 -61.300
cnt_low0.Q to D 0.000 61.300 -61.300
cnt_low1.Q to A 0.000 61.300 -61.300



Number of constraints not met: 4

Data Sheet Report

Maximum External Clock Speeds

Clock fEXT (MHz) Reason
CLK_FAST 34.843 Limited by Cycle Time for CLK_FAST

Setup/Hold Times for Clocks

Setup/Hold Times for Clock CLK_FAST
Source Pad Setup to clk (edge) Hold to clk (edge)
TASTER_RES 12.000 0.000


Clock to Pad Timing

Clock CLK_FAST to Pad
Destination Pad Clock (edge) to Pad
A 63.100
D 63.100
B 49.900
F 36.700
G 36.700
C 23.500
E 23.500
LED<0> 10.300
LED<1> 10.300
LED<2> 10.300
LED<3> 10.300
EN_DISP<0> 5.800
EN_DISP<1> 5.800


Clock to Setup Times for Clocks

Clock to Setup for clock CLK_FAST
Source Destination Delay
XLXI_16/Q<0>.Q LED<0>.D 28.700
XLXI_16/Q<0>.Q LED<1>.D 28.700
XLXI_16/Q<0>.Q LED<2>.D 28.700
XLXI_16/Q<0>.Q LED<3>.D 28.700
XLXI_16/Q<1>.Q LED<0>.D 28.700
XLXI_16/Q<1>.Q LED<1>.D 28.700
XLXI_16/Q<1>.Q LED<2>.D 28.700
XLXI_16/Q<1>.Q LED<3>.D 28.700
XLXI_16/Q<2>.Q LED<0>.D 28.700
XLXI_16/Q<2>.Q LED<1>.D 28.700
XLXI_16/Q<2>.Q LED<2>.D 28.700
XLXI_16/Q<2>.Q LED<3>.D 28.700
XLXI_16/Q<3>.Q LED<0>.D 28.700
XLXI_16/Q<3>.Q LED<1>.D 28.700
XLXI_16/Q<3>.Q LED<2>.D 28.700
XLXI_16/Q<3>.Q LED<3>.D 28.700
XLXI_16/Q<4>.Q LED<0>.D 28.700
XLXI_16/Q<4>.Q LED<1>.D 28.700
XLXI_16/Q<4>.Q LED<2>.D 28.700
XLXI_16/Q<4>.Q LED<3>.D 28.700
XLXI_16/Q<5>.Q LED<0>.D 28.700
XLXI_16/Q<5>.Q LED<1>.D 28.700
XLXI_16/Q<5>.Q LED<2>.D 28.700
XLXI_16/Q<5>.Q LED<3>.D 28.700
XLXI_16/Q<6>.Q LED<0>.D 28.700
XLXI_16/Q<6>.Q LED<1>.D 28.700
XLXI_16/Q<6>.Q LED<2>.D 28.700
XLXI_16/Q<6>.Q LED<3>.D 28.700
XLXI_16/Q<7>.Q LED<0>.D 28.700
XLXI_16/Q<7>.Q LED<1>.D 28.700
XLXI_16/Q<7>.Q LED<2>.D 28.700
XLXI_16/Q<7>.Q LED<3>.D 28.700
XLXI_18/Q<0>.Q LED<0>.D 28.700
XLXI_18/Q<0>.Q LED<1>.D 28.700
XLXI_18/Q<0>.Q LED<2>.D 28.700
XLXI_18/Q<0>.Q LED<3>.D 28.700
XLXI_18/Q<1>.Q LED<0>.D 28.700
XLXI_18/Q<1>.Q LED<1>.D 28.700
XLXI_18/Q<1>.Q LED<2>.D 28.700
XLXI_18/Q<1>.Q LED<3>.D 28.700
XLXI_18/Q<2>.Q LED<0>.D 28.700
XLXI_18/Q<2>.Q LED<1>.D 28.700
XLXI_18/Q<2>.Q LED<2>.D 28.700
XLXI_18/Q<2>.Q LED<3>.D 28.700
XLXI_18/Q<3>.Q LED<0>.D 28.700
XLXI_18/Q<3>.Q LED<1>.D 28.700
XLXI_18/Q<3>.Q LED<2>.D 28.700
XLXI_18/Q<3>.Q LED<3>.D 28.700
XLXI_18/Q<4>.Q LED<0>.D 28.700
XLXI_18/Q<4>.Q LED<1>.D 28.700
XLXI_18/Q<4>.Q LED<2>.D 28.700
XLXI_18/Q<4>.Q LED<3>.D 28.700
XLXI_18/Q<5>.Q LED<0>.D 28.700
XLXI_18/Q<5>.Q LED<1>.D 28.700
XLXI_18/Q<5>.Q LED<2>.D 28.700
XLXI_18/Q<5>.Q LED<3>.D 28.700
XLXI_18/Q<6>.Q LED<0>.D 28.700
XLXI_18/Q<6>.Q LED<1>.D 28.700
XLXI_18/Q<6>.Q LED<2>.D 28.700
XLXI_18/Q<6>.Q LED<3>.D 28.700
XLXI_18/Q<7>.Q LED<0>.D 28.700
XLXI_18/Q<7>.Q LED<1>.D 28.700
XLXI_18/Q<7>.Q LED<2>.D 28.700
XLXI_18/Q<7>.Q LED<3>.D 28.700
cnt_low0.Q EN_DISP<0>.D 28.700
cnt_low0.Q EN_DISP<1>.D 28.700
cnt_low0.Q cnt_low2.D 28.700
cnt_low0.Q cnt_low3.D 28.700
cnt_low1.Q EN_DISP<0>.D 28.700
cnt_low1.Q EN_DISP<1>.D 28.700
cnt_low1.Q cnt_low2.D 28.700
cnt_low1.Q cnt_low3.D 28.700
EN_DISP<0>.Q EN_DISP<1>.D 15.500
LED<0>.Q LED<0>.D 15.500
LED<0>.Q LED<1>.D 15.500
LED<1>.Q LED<1>.D 15.500
LED<1>.Q LED<2>.D 15.500
LED<2>.Q LED<2>.D 15.500
LED<2>.Q LED<3>.D 15.500
LED<3>.Q LED<0>.D 15.500
LED<3>.Q LED<3>.D 15.500
XLXI_16/Q<0>.Q EN_DISP<0>.D 15.500
XLXI_16/Q<0>.Q EN_DISP<1>.D 15.500
XLXI_16/Q<0>.Q XLXI_16/Q<1>.D 15.500
XLXI_16/Q<0>.Q XLXI_16/Q<2>.D 15.500
XLXI_16/Q<0>.Q XLXI_16/Q<3>.D 15.500
XLXI_16/Q<0>.Q XLXI_16/Q<4>.D 15.500
XLXI_16/Q<0>.Q XLXI_16/Q<5>.D 15.500
XLXI_16/Q<0>.Q XLXI_16/Q<6>.D 15.500
XLXI_16/Q<0>.Q XLXI_16/Q<7>.D 15.500
XLXI_16/Q<1>.Q EN_DISP<0>.D 15.500
XLXI_16/Q<1>.Q EN_DISP<1>.D 15.500
XLXI_16/Q<1>.Q XLXI_16/Q<2>.D 15.500
XLXI_16/Q<1>.Q XLXI_16/Q<3>.D 15.500
XLXI_16/Q<1>.Q XLXI_16/Q<4>.D 15.500
XLXI_16/Q<1>.Q XLXI_16/Q<5>.D 15.500
XLXI_16/Q<1>.Q XLXI_16/Q<6>.D 15.500
XLXI_16/Q<1>.Q XLXI_16/Q<7>.D 15.500
XLXI_16/Q<2>.Q EN_DISP<0>.D 15.500
XLXI_16/Q<2>.Q EN_DISP<1>.D 15.500
XLXI_16/Q<2>.Q XLXI_16/Q<3>.D 15.500
XLXI_16/Q<2>.Q XLXI_16/Q<4>.D 15.500
XLXI_16/Q<2>.Q XLXI_16/Q<5>.D 15.500
XLXI_16/Q<2>.Q XLXI_16/Q<6>.D 15.500
XLXI_16/Q<2>.Q XLXI_16/Q<7>.D 15.500
XLXI_16/Q<3>.Q EN_DISP<0>.D 15.500
XLXI_16/Q<3>.Q EN_DISP<1>.D 15.500
XLXI_16/Q<3>.Q XLXI_16/Q<4>.D 15.500
XLXI_16/Q<3>.Q XLXI_16/Q<5>.D 15.500
XLXI_16/Q<3>.Q XLXI_16/Q<6>.D 15.500
XLXI_16/Q<3>.Q XLXI_16/Q<7>.D 15.500
XLXI_16/Q<4>.Q EN_DISP<0>.D 15.500
XLXI_16/Q<4>.Q EN_DISP<1>.D 15.500
XLXI_16/Q<4>.Q XLXI_16/Q<5>.D 15.500
XLXI_16/Q<4>.Q XLXI_16/Q<6>.D 15.500
XLXI_16/Q<4>.Q XLXI_16/Q<7>.D 15.500
XLXI_16/Q<5>.Q EN_DISP<0>.D 15.500
XLXI_16/Q<5>.Q EN_DISP<1>.D 15.500
XLXI_16/Q<5>.Q XLXI_16/Q<6>.D 15.500
XLXI_16/Q<5>.Q XLXI_16/Q<7>.D 15.500
XLXI_16/Q<6>.Q EN_DISP<0>.D 15.500
XLXI_16/Q<6>.Q EN_DISP<1>.D 15.500
XLXI_16/Q<6>.Q XLXI_16/Q<7>.D 15.500
XLXI_16/Q<7>.Q EN_DISP<0>.D 15.500
XLXI_16/Q<7>.Q EN_DISP<1>.D 15.500
XLXI_18/Q<0>.Q EN_DISP<0>.D 15.500
XLXI_18/Q<0>.Q EN_DISP<1>.D 15.500
XLXI_18/Q<0>.Q XLXI_18/Q<1>.D 15.500
XLXI_18/Q<0>.Q XLXI_18/Q<2>.D 15.500
XLXI_18/Q<0>.Q XLXI_18/Q<3>.D 15.500
XLXI_18/Q<0>.Q XLXI_18/Q<4>.D 15.500
XLXI_18/Q<0>.Q XLXI_18/Q<5>.D 15.500
XLXI_18/Q<0>.Q XLXI_18/Q<6>.D 15.500
XLXI_18/Q<0>.Q XLXI_18/Q<7>.D 15.500
XLXI_18/Q<1>.Q EN_DISP<0>.D 15.500
XLXI_18/Q<1>.Q EN_DISP<1>.D 15.500
XLXI_18/Q<1>.Q XLXI_18/Q<2>.D 15.500
XLXI_18/Q<1>.Q XLXI_18/Q<3>.D 15.500
XLXI_18/Q<1>.Q XLXI_18/Q<4>.D 15.500
XLXI_18/Q<1>.Q XLXI_18/Q<5>.D 15.500
XLXI_18/Q<1>.Q XLXI_18/Q<6>.D 15.500
XLXI_18/Q<1>.Q XLXI_18/Q<7>.D 15.500
XLXI_18/Q<2>.Q EN_DISP<0>.D 15.500
XLXI_18/Q<2>.Q EN_DISP<1>.D 15.500
XLXI_18/Q<2>.Q XLXI_18/Q<3>.D 15.500
XLXI_18/Q<2>.Q XLXI_18/Q<4>.D 15.500
XLXI_18/Q<2>.Q XLXI_18/Q<5>.D 15.500
XLXI_18/Q<2>.Q XLXI_18/Q<6>.D 15.500
XLXI_18/Q<2>.Q XLXI_18/Q<7>.D 15.500
XLXI_18/Q<3>.Q EN_DISP<0>.D 15.500
XLXI_18/Q<3>.Q EN_DISP<1>.D 15.500
XLXI_18/Q<3>.Q XLXI_18/Q<4>.D 15.500
XLXI_18/Q<3>.Q XLXI_18/Q<5>.D 15.500
XLXI_18/Q<3>.Q XLXI_18/Q<6>.D 15.500
XLXI_18/Q<3>.Q XLXI_18/Q<7>.D 15.500
XLXI_18/Q<4>.Q EN_DISP<0>.D 15.500
XLXI_18/Q<4>.Q EN_DISP<1>.D 15.500
XLXI_18/Q<4>.Q XLXI_18/Q<5>.D 15.500
XLXI_18/Q<4>.Q XLXI_18/Q<6>.D 15.500
XLXI_18/Q<4>.Q XLXI_18/Q<7>.D 15.500
XLXI_18/Q<5>.Q EN_DISP<0>.D 15.500
XLXI_18/Q<5>.Q EN_DISP<1>.D 15.500
XLXI_18/Q<5>.Q XLXI_18/Q<6>.D 15.500
XLXI_18/Q<5>.Q XLXI_18/Q<7>.D 15.500
XLXI_18/Q<6>.Q EN_DISP<0>.D 15.500
XLXI_18/Q<6>.Q EN_DISP<1>.D 15.500
XLXI_18/Q<6>.Q XLXI_18/Q<7>.D 15.500
XLXI_18/Q<7>.Q EN_DISP<0>.D 15.500
XLXI_18/Q<7>.Q EN_DISP<1>.D 15.500
cnt_low0.Q cnt_low1.D 15.500
cnt_low2.Q EN_DISP<0>.D 15.500
cnt_low2.Q EN_DISP<1>.D 15.500
cnt_low2.Q cnt_low3.D 15.500
cnt_low3.Q EN_DISP<0>.D 15.500
cnt_low3.Q EN_DISP<1>.D 15.500
XLXI_16/Q<0>.Q XLXI_18/Q<0>.CE 10.000
XLXI_16/Q<0>.Q XLXI_18/Q<1>.CE 10.000
XLXI_16/Q<0>.Q XLXI_18/Q<2>.CE 10.000
XLXI_16/Q<0>.Q XLXI_18/Q<3>.CE 10.000
XLXI_16/Q<0>.Q XLXI_18/Q<4>.CE 10.000
XLXI_16/Q<0>.Q XLXI_18/Q<5>.CE 10.000
XLXI_16/Q<0>.Q XLXI_18/Q<6>.CE 10.000
XLXI_16/Q<0>.Q XLXI_18/Q<7>.CE 10.000
XLXI_16/Q<0>.Q cnt_low0.CE 10.000
XLXI_16/Q<0>.Q cnt_low1.CE 10.000
XLXI_16/Q<0>.Q cnt_low2.CE 10.000
XLXI_16/Q<0>.Q cnt_low3.CE 10.000
XLXI_16/Q<1>.Q XLXI_18/Q<0>.CE 10.000
XLXI_16/Q<1>.Q XLXI_18/Q<1>.CE 10.000
XLXI_16/Q<1>.Q XLXI_18/Q<2>.CE 10.000
XLXI_16/Q<1>.Q XLXI_18/Q<3>.CE 10.000
XLXI_16/Q<1>.Q XLXI_18/Q<4>.CE 10.000
XLXI_16/Q<1>.Q XLXI_18/Q<5>.CE 10.000
XLXI_16/Q<1>.Q XLXI_18/Q<6>.CE 10.000
XLXI_16/Q<1>.Q XLXI_18/Q<7>.CE 10.000
XLXI_16/Q<1>.Q cnt_low0.CE 10.000
XLXI_16/Q<1>.Q cnt_low1.CE 10.000
XLXI_16/Q<1>.Q cnt_low2.CE 10.000
XLXI_16/Q<1>.Q cnt_low3.CE 10.000
XLXI_16/Q<2>.Q XLXI_18/Q<0>.CE 10.000
XLXI_16/Q<2>.Q XLXI_18/Q<1>.CE 10.000
XLXI_16/Q<2>.Q XLXI_18/Q<2>.CE 10.000
XLXI_16/Q<2>.Q XLXI_18/Q<3>.CE 10.000
XLXI_16/Q<2>.Q XLXI_18/Q<4>.CE 10.000
XLXI_16/Q<2>.Q XLXI_18/Q<5>.CE 10.000
XLXI_16/Q<2>.Q XLXI_18/Q<6>.CE 10.000
XLXI_16/Q<2>.Q XLXI_18/Q<7>.CE 10.000
XLXI_16/Q<2>.Q cnt_low0.CE 10.000
XLXI_16/Q<2>.Q cnt_low1.CE 10.000
XLXI_16/Q<2>.Q cnt_low2.CE 10.000
XLXI_16/Q<2>.Q cnt_low3.CE 10.000
XLXI_16/Q<3>.Q XLXI_18/Q<0>.CE 10.000
XLXI_16/Q<3>.Q XLXI_18/Q<1>.CE 10.000
XLXI_16/Q<3>.Q XLXI_18/Q<2>.CE 10.000
XLXI_16/Q<3>.Q XLXI_18/Q<3>.CE 10.000
XLXI_16/Q<3>.Q XLXI_18/Q<4>.CE 10.000
XLXI_16/Q<3>.Q XLXI_18/Q<5>.CE 10.000
XLXI_16/Q<3>.Q XLXI_18/Q<6>.CE 10.000
XLXI_16/Q<3>.Q XLXI_18/Q<7>.CE 10.000
XLXI_16/Q<3>.Q cnt_low0.CE 10.000
XLXI_16/Q<3>.Q cnt_low1.CE 10.000
XLXI_16/Q<3>.Q cnt_low2.CE 10.000
XLXI_16/Q<3>.Q cnt_low3.CE 10.000
XLXI_16/Q<4>.Q XLXI_18/Q<0>.CE 10.000
XLXI_16/Q<4>.Q XLXI_18/Q<1>.CE 10.000
XLXI_16/Q<4>.Q XLXI_18/Q<2>.CE 10.000
XLXI_16/Q<4>.Q XLXI_18/Q<3>.CE 10.000
XLXI_16/Q<4>.Q XLXI_18/Q<4>.CE 10.000
XLXI_16/Q<4>.Q XLXI_18/Q<5>.CE 10.000
XLXI_16/Q<4>.Q XLXI_18/Q<6>.CE 10.000
XLXI_16/Q<4>.Q XLXI_18/Q<7>.CE 10.000
XLXI_16/Q<4>.Q cnt_low0.CE 10.000
XLXI_16/Q<4>.Q cnt_low1.CE 10.000
XLXI_16/Q<4>.Q cnt_low2.CE 10.000
XLXI_16/Q<4>.Q cnt_low3.CE 10.000
XLXI_16/Q<5>.Q XLXI_18/Q<0>.CE 10.000
XLXI_16/Q<5>.Q XLXI_18/Q<1>.CE 10.000
XLXI_16/Q<5>.Q XLXI_18/Q<2>.CE 10.000
XLXI_16/Q<5>.Q XLXI_18/Q<3>.CE 10.000
XLXI_16/Q<5>.Q XLXI_18/Q<4>.CE 10.000
XLXI_16/Q<5>.Q XLXI_18/Q<5>.CE 10.000
XLXI_16/Q<5>.Q XLXI_18/Q<6>.CE 10.000
XLXI_16/Q<5>.Q XLXI_18/Q<7>.CE 10.000
XLXI_16/Q<5>.Q cnt_low0.CE 10.000
XLXI_16/Q<5>.Q cnt_low1.CE 10.000
XLXI_16/Q<5>.Q cnt_low2.CE 10.000
XLXI_16/Q<5>.Q cnt_low3.CE 10.000
XLXI_16/Q<6>.Q XLXI_18/Q<0>.CE 10.000
XLXI_16/Q<6>.Q XLXI_18/Q<1>.CE 10.000
XLXI_16/Q<6>.Q XLXI_18/Q<2>.CE 10.000
XLXI_16/Q<6>.Q XLXI_18/Q<3>.CE 10.000
XLXI_16/Q<6>.Q XLXI_18/Q<4>.CE 10.000
XLXI_16/Q<6>.Q XLXI_18/Q<5>.CE 10.000
XLXI_16/Q<6>.Q XLXI_18/Q<6>.CE 10.000
XLXI_16/Q<6>.Q XLXI_18/Q<7>.CE 10.000
XLXI_16/Q<6>.Q cnt_low0.CE 10.000
XLXI_16/Q<6>.Q cnt_low1.CE 10.000
XLXI_16/Q<6>.Q cnt_low2.CE 10.000
XLXI_16/Q<6>.Q cnt_low3.CE 10.000
XLXI_16/Q<7>.Q XLXI_18/Q<0>.CE 10.000
XLXI_16/Q<7>.Q XLXI_18/Q<1>.CE 10.000
XLXI_16/Q<7>.Q XLXI_18/Q<2>.CE 10.000
XLXI_16/Q<7>.Q XLXI_18/Q<3>.CE 10.000
XLXI_16/Q<7>.Q XLXI_18/Q<4>.CE 10.000
XLXI_16/Q<7>.Q XLXI_18/Q<5>.CE 10.000
XLXI_16/Q<7>.Q XLXI_18/Q<6>.CE 10.000
XLXI_16/Q<7>.Q XLXI_18/Q<7>.CE 10.000
XLXI_16/Q<7>.Q cnt_low0.CE 10.000
XLXI_16/Q<7>.Q cnt_low1.CE 10.000
XLXI_16/Q<7>.Q cnt_low2.CE 10.000
XLXI_16/Q<7>.Q cnt_low3.CE 10.000
XLXI_18/Q<0>.Q cnt_low0.CE 10.000
XLXI_18/Q<0>.Q cnt_low1.CE 10.000
XLXI_18/Q<0>.Q cnt_low2.CE 10.000
XLXI_18/Q<0>.Q cnt_low3.CE 10.000
XLXI_18/Q<1>.Q cnt_low0.CE 10.000
XLXI_18/Q<1>.Q cnt_low1.CE 10.000
XLXI_18/Q<1>.Q cnt_low2.CE 10.000
XLXI_18/Q<1>.Q cnt_low3.CE 10.000
XLXI_18/Q<2>.Q cnt_low0.CE 10.000
XLXI_18/Q<2>.Q cnt_low1.CE 10.000
XLXI_18/Q<2>.Q cnt_low2.CE 10.000
XLXI_18/Q<2>.Q cnt_low3.CE 10.000
XLXI_18/Q<3>.Q cnt_low0.CE 10.000
XLXI_18/Q<3>.Q cnt_low1.CE 10.000
XLXI_18/Q<3>.Q cnt_low2.CE 10.000
XLXI_18/Q<3>.Q cnt_low3.CE 10.000
XLXI_18/Q<4>.Q cnt_low0.CE 10.000
XLXI_18/Q<4>.Q cnt_low1.CE 10.000
XLXI_18/Q<4>.Q cnt_low2.CE 10.000
XLXI_18/Q<4>.Q cnt_low3.CE 10.000
XLXI_18/Q<5>.Q cnt_low0.CE 10.000
XLXI_18/Q<5>.Q cnt_low1.CE 10.000
XLXI_18/Q<5>.Q cnt_low2.CE 10.000
XLXI_18/Q<5>.Q cnt_low3.CE 10.000
XLXI_18/Q<6>.Q cnt_low0.CE 10.000
XLXI_18/Q<6>.Q cnt_low1.CE 10.000
XLXI_18/Q<6>.Q cnt_low2.CE 10.000
XLXI_18/Q<6>.Q cnt_low3.CE 10.000
XLXI_18/Q<7>.Q cnt_low0.CE 10.000
XLXI_18/Q<7>.Q cnt_low1.CE 10.000
XLXI_18/Q<7>.Q cnt_low2.CE 10.000
XLXI_18/Q<7>.Q cnt_low3.CE 10.000


Pad to Pad List

Source Pad Destination Pad Delay



Number of paths analyzed: 355
Number of Timing errors: 355
Analysis Completed: Sat Apr 04 18:55:47 2009